hardware:
1) RDA 400/333 y DDRII 533/667/800MHz
2) tipo del zócalo 168/184/240-pin dual en la línea módulo de la memoria (DIMM)
3) fuente de alimentación 2.6V
4) Tarifa de datos: 400/333/533/667/800Mbps (máximo)
5) 2.5 (SSTL-2 compatible) entrada-salida V para los productos de RDA I, fuente de alimentación 1.8V para los productos de RDA II
6) Arquitectura doble de la tarifa de datos, dos transferencias de datos por el reloj
7) Bidireccional, el estroboscópico de los datos (DQS) se transmite/se recibe con datos, para ser utilizado en la captura de datos en
el receptor
8) Las entradas y las salidas de datos se sincronizan con DQS
9) DQS es borde alineado con los datos para leído, se centra alineado con los datos para escribe
10) El DLL 11 de las entradas de reloj diferenciado (las CK y las CK)) alinea transiciones de DQ y de DQS con transiciones de las CK
12) Los comandos incorporados en cada CK positivas afilan, los datos referidos a ambos bordes de DQS
13) La opción auto de la precarga para cada uno estalló el acceso
14) Longitud programable de la explosión: 2, 4, 8
15) Estado latente de Programmable/CAS (CL): 3
16) Fuerza programable del conductor de la salida: normal/débil
17) Restaure los ciclos: (8192 restauran cycles/64ms)
18) periódicos medios máximos 7.8US restauran intervalo
19) 2 variaciones de restauran
20) El automóvil restaura
21) Uno mismo refreshPacking: Bulto
China